"一生一芯" 项目WIKI

项目概览

  • 项目流程
  • 参与项目
  • 成为助教
  • 参考资料
  • 合作/赞助机构

进度计划

  • 前期准备
  • 基础: CPU核心构建与调试 (3个月)
  • 进阶: 性能/时序优化、后端流程等

常见问题解答

  • Verilog 和 Chisel 语言
  • Verilator
  • RISC_V 架构
"一生一芯" 项目WIKI
  • »
  • Search

© Copyright 2021, "一生一芯" 项目团队.

Built with Sphinx using a theme provided by Read the Docs.